1. 負責芯片的邏輯綜合，形式驗證和靜態(tài)時序分析，跟進后端反饋時序問題 ；

2.與前端工程師合作，開發(fā)SDC，制定DFT并執(zhí)行綜合和DFT過程 ；

3.和前端設計團隊以及后端工程師緊密合作，全芯片SDC集成，并制定后端實現(xiàn)方案；

4.芯片級timing eco以及timing signoff驗收, 產(chǎn)生SDF并協(xié)助驗證團隊進行后仿工作； 

5.維護synthesis/formal/sta相關流程, 腳本自動化，檢查各個階段輸出質(zhì)量,與質(zhì)量團隊一起完成signoff； 

6.拉通前端設計團隊協(xié)助后端工程師一起做好各種物理檢查及功耗分析 ；

7.熟悉常用ATGP pattern的產(chǎn)生  ；

8. 與后端工程師一起合作解決基于低功耗流程帶來的各種涉及到前端，后端的各種電源域相關物理問題。

1.本科及以上，5年以上相關工作經(jīng)驗， 真正負責過量產(chǎn)芯片的前中端工作 ；

2. 精通Verilog語言，掌握綜合流程和方法，全芯片綜合以及靜態(tài)時序分析策略；

3. 熟悉Shell/TCL/Perl/Pytho程序； 

4. 具備實現(xiàn)Chip DFT的規(guī)劃能力，包括掃描、邊界掃描，MemBIST，MemRepair等，對常用的可測性設計方法如BIST, SCAN,JTAG and ATPG有深刻的理解； 

5. 掌握熟悉靜態(tài)時序分析和與后端一起進行時序收斂的方法和策略 ；

6. 對于基于低功耗電源域的中后端流程有過產(chǎn)品級經(jīng)驗 ；

7. 熟悉Cadence系列后端工具為一個好的附加項。

1. 根據(jù)設計文檔定義驗證計劃； 

2. 開發(fā)各種驗證模型； 

3. 對MCU和RTL進行共同驗證，包括應用軟件和固件的驗證；

4. 開發(fā)模塊級的驗證組件，并支持在模塊級及系統(tǒng)級驗證的復用性； 

5. FPGA驗證和芯片測試。

1. 電子工程學士或碩士學位，2-5年的ASIC/SoC驗證經(jīng)驗。有RTL設計/建模經(jīng)驗者優(yōu)先；

2. 熟練使用UVM; 

3. 精通system Verilog 和各種Shell語言（Perl,csh,tcl,sh,etc）;

4. FPGA驗證和芯片驗證經(jīng)驗者優(yōu)先； 

5. 精通AMBA AHB/AXI/APB 協(xié)議，熟悉各種常用外設，比如12C,UART,USB等；

6. 具有SoC系統(tǒng)設計驗證經(jīng)驗；

7. 熟悉微處理器，DSP指令集，以及如何將驅(qū)動程序軟件集成到SoC系統(tǒng)中；

8. 熟悉HDL語言、仿真工具和測試平臺的設計，匯編語言和C或C++、腳本語言等。

1. 模塊級架構定義與設計；

2. 撰寫設計規(guī)范和報告； 

3. 模塊級RTL實現(xiàn)； 

4. SoC集成； 

5. 系統(tǒng)和模塊級的仿真與驗證；

6. 模塊級綜合及時序分析； 

7. 相關模塊的FPGA驗證及芯片測試； 

8. 基于算法模型的規(guī)格及架構定義。

1. 電子工程學士或碩士，有2-5年的數(shù)字化設計經(jīng)驗； 

2. 扎實的數(shù)字模塊化設計知識（Data-path,Filters,FIFO.....）;

3. 熟練掌握Verilog RTL編碼，驗證和調(diào)試；

4. SOC/FPGA 設計/驗證 經(jīng)驗； 

5. 有DFT工作經(jīng)驗者優(yōu)先；

6. 熟悉System-Verilog 語言者優(yōu)先； 

7. 良好的溝通能力，團隊合作精神，自我激勵。

1. SoC系統(tǒng)設計和集成中技術難題攻克及技術突破，不限于系統(tǒng)級模塊級仿真及驗證、模塊級RTL實現(xiàn)、模塊FPGA驗證及芯片測試等研發(fā)任務； 

2. 定義芯片規(guī)格和SoC架構、模塊級架構設計、基于算法模型的規(guī)格及架構定義；

3. 根據(jù)產(chǎn)品需求評估和優(yōu)化芯片的性能、面積和功耗；

4. 指導團隊完成功能驗證、時序優(yōu)化、post-silicon的測試、產(chǎn)品的應用導入和量產(chǎn)維護 。

1. 10年以上芯片設計經(jīng)驗， 需具備chiplevel負責人主導芯片項目流片經(jīng)驗； 

2. 熟悉通信協(xié)議及通信芯片IC的設計、生產(chǎn)、質(zhì)量控制、可靠性等相關知識，具有NB-IOT，CAT1產(chǎn)品開發(fā)經(jīng)驗者優(yōu)先； 

3. 熟悉SoC架構和頂層接口，能夠根據(jù)設計Spec進行IP評估、設計實現(xiàn)以及頂層集成； 

4. Modem/STA/DFT之中任一能力項突出者優(yōu)先； 

5. 具備較強問題分析及推動能力，技術方法論創(chuàng)新能力；

6. 具備成熟的項目統(tǒng)籌及風險預判能力，團隊協(xié)作經(jīng)驗優(yōu)秀，具備較強的耐力及毅力。 

1. 獨立完成版圖的設計，合理安排版圖布局布線；

2. 負責完成項目相關文檔的撰寫歸檔；

3. 完成部門leader交待的其他工作。

1. 本科及以上學歷，4-5年以上的版圖經(jīng)驗，電子相關專業(yè)；

2. 熟悉模擬電路、集成電路工藝、晶體管原理，有模塊級經(jīng)驗，包括射頻（LNA,Mixer,PA,PLL）模擬電路（AD,DA,filter,PMU），以及頂層經(jīng)驗；

3. 工作積極主動，具有良好的學習能力、溝通能力和團隊合作精神。